- SUMADORES Y RESTADORES.
Lo sorprendente de las computadoras digitales es la capacidad para realizar grandes volúmenes de operaciones y la rapidez con que las ejecutan, se debe a que las operaciones se efectúan en forma binaria, es decir, con ceros y unos.
Las operaciones aritméticas las realizan unidades específicas de la computadora, como es el caso de la UNIDAD ARITMÉTICA y LÓGICA (UAL), que está constituida por un conjunto de circuitos, algunos de los cuales son propósito de estudio de esta unidad.
DECODIFICADORES Y CODIFICADORES
Los sistemas digitales contienen datos o información que está en alguna forma de código binario, los cuales se operan de alguna manera. En esta parte se examinan circuitos combinatorios, cuyas aplicaciones incluyen:
1. Cambio de datos de una forma a otra.
2. Tomar datos y enrutarlos a uno de varios destinos.
3. Decodificación de datos para despliegues visuales.
Muchos de los circuitos lógicos que cumplen estas funciones están ahora como circuitos integrados en la categoría de Mediana Escala de Integración (MSI - Medium Scale Integration). Por esta razón, no nos concentraremos en el diseño de estos circuitos, sino que investigaremos cómo se usan solos o en combinación, para cumplir varias operaciones sobre datos digitales. Las operaciones que se discuten son: Decodificación y codificación.
- DECODIFICADORES
/UNID2_37.gif)
Un decodificador es un circuito lógico combinacional, que convierte un código de entrada binario de N bits en M líneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2), tales que cada línea de salida será activada para una sola de las combinaciones posibles de entrada. La Figura 1, muestra el diagrama general de un decodificador de N entradas y M salidas. Puesto que cada una de las entradas puede ser 1 o 0, hay 2 combinaciones o códigos de entrada. Para cada una de estas combinaciones de entrada sólo una de la M salidas estará activada 1, para lógica; todas las otras salidas estarán en 0. Muchos decodificadores se diseñan para producir salidas 0 activas, lógica, donde la salida seleccionada es 0 mientras que las otras son 1. Esto último se indica siempre por la presencia de pequeños círculos en las líneas de salida del diagrama del decodificador. negativa positivaNN Algunos decodificadores no usan todos los 2 códigos posibles de entrada, sino sólo algunos de ellos. Por ejemplo, un decodificador BCD a DECIMAL, tiene un código de entrada de 4 bits, el cual sólo usa diez grupos codificados BCD, 0000 hasta 1001. Algunos de estos decodificadores se diseñan de tal manera, que si cualquiera de los códigos no usados se aplican a la entrada, ninguna de las salidas se activará.N
/UNID2_38.gif)
La Figura 2, muestra la circuitería para un decodificador con 3 entradas y 23=8 salidas. Como sólo usan compuertas Y, las salidas activadas son 1. Para tener salidas activadas 0, deberían usarse compuertas NO Y. Puede hacerse referencia a este decodificador de distintas maneras, todas ellas válidas y usuales. Pude llamarse un decodificador de 3 líneas a 8 líneas (3x8), porque tiene tres líneas de entrada y ocho de salida. También recibe el nombre de convertidor o decodificador de binario a octal, porque toma un código de entrada binario de tres entradas y produce un 1 en una de las ocho (octal) salidas correspondientes a ese código. A veces se hace referencia al circuito como como un decodificador 1 de 8, porque una de las 8 salidas se activa a la vez.
A continuación se muestra la tabla funcional para este decodificador (74138).| DEC | A | B | C | O0 | O1 | O2 | O3 | O4 | O5 | O6 | O7 |
| 0 1 2 3 4 5 6 7 | 0 0 0 0 1 1 1 1 | 0 0 1 1 0 0 1 1 | 0 1 0 1 0 1 0 1 | 1 0 0 0 0 0 0 0 | 0 1 0 0 0 0 0 0 | 0 0 1 0 0 0 0 0 | 0 0 0 1 0 0 0 0 | 0 0 0 0 1 0 0 0 | 0 0 0 0 0 1 0 0 | 0 0 0 0 0 0 1 0 | 0 0 0 0 0 0 0 1 |
/UNID2_39.gif)
La mayoría de estos circuitos tienen sólo dos niveles de conmutación. La tabla funcional queda en función de minitérminos por utilizarse lógica positiva.
/UNID2_49.gif)
Un decodificador acepta un código de entrada de N bits y produce un 1 o 0 en una y sólo una línea de salida. En otras palabras, se puede decir que un decodificador identifica, reconoce o detecta un código particular. El opuesto de este proceso de decodificación es llamado CODIFICACIÓN y es ejecutado por un circuito lógico llamado CODIFICADOR. Un codificador tiene un número de líneas de entrada, de las cuales sólo una es y produce un código de salida deactivada en un tiempo dado N bits, dependiendo de cuál entrada es activada. La Figura 6, muestra el diagrama general de un codificador con M entradas y N salidas. Todas las entradas y salidas están en 1 cuando están (Note la ausencia de círculos en el diagrama).activadas
/UNID2_50.gif)
Se vio que un decodificador binario a octal acepta un código binario de entrada de 3 bits y activa una de las 8 líneas de salida. Un codificador octal a binario opera de la manera opuesta. Acepta ocho líneas de entrada y produce un código de 3 bits a la salida. Su logigrama se muestra en la Figura 7, tomando como base la siguiente tabla funcional:| ENTRADA | CÓDIGO BINARIO | |||||||||
| A0 | A1 | A2 | A3 | A4 | A5 | A6 | A7 | O2 | O1 | O0 |
| 1 0 0 0 0 0 0 0 | 0 1 0 0 0 0 0 0 | 0 0 1 0 0 0 0 0 | 0 0 0 1 0 0 0 0 | 0 0 0 0 1 0 0 0 | 0 0 0 0 0 1 0 0 | 0 0 0 0 0 0 1 0 | 0 0 0 0 0 0 0 1 | 0 0 0 0 1 1 1 1 | 0 0 1 1 0 0 1 1 | 0 1 0 1 0 1 0 1 |
O2(A0,A1,A2,A3,A4,A5,A6,A7) = A4+A5+A6+A7
O1(A0,A1,A2,A3,A4,A5,A6,A7) = A2+A3+A6+A7
O0(A0,A1,A2,A3,A4,A5,A6,A7) = A1+A3+A5+A7
Se supone que sólo una de las entradas es 1 cada vez, así que sólo hay 8 condiciones posible de entrada. El circuito está diseñado de tal manera que cuando A0 es 1, se genera a la salida el código binario 000; cuando A1 es 1, se genera el código binario 001, cuando A2es 1, se genera el código binario 010 y así sucesivamente. El diseño del circuito es muy simple, puesto que involucra analizar cada bit de salida y determinar para cuáles casos de entrada ese bit es 1 y luego pasar los resultados por una compuerta O. Por ejemplo, la tabla funcional muestra que O0 (bit menos significativo del código de salida) debe ser 1 cuando cualesquiera de las entradas A1, A3, A5 o A7 sean 1.
- MULTIPLEXOR
/UNID2_52.gif)
Un MULTIPLEXOR o SELECTOR DE DATOS es un circuito lógico que acepta varias entradas de datos y permite que sólo una de ellas pase a un tiempo a la salida. El enrutamiento de la entrada de datos hacia la salida está controlado por las entradas de SELECCIÓN (a las que se hace referencia a veces como las entradas de DIRECCIÓN). La Figura 9, muestra el diagrama general de un multiplexor. En este diagrama las entradas y salidas se dibujan como flechas gruesas para indicar que pueden ser una o más líneas. El multiplexor actúa como un conmutador multiposicional controlado digitalmente, donde el código digital aplicado a las entradas de SELECCIÓN, controla cuáles entradas de datos serán conmutadas hacia la salida. Por ejemplo, la salida Z será igual a la entrada de datos I0 para algún código de entrada particular de SELECCIÓN; Z será igual I1 para otro código particular de SELECCIÓN de entrada y así sucesivamente. Establecido de otra manera, un multiplexor selecciona 1 de N fuentes de datos y transmite los datos seleccionados a un solo canal de salida. Esto se llama multiplexión o multiplexaje.
/UNID2_53.gif)
La , muestra la circuitería lógica para un multiplexor de dos entradas (o dos canales) con entradas de datos A y B y entrada de SELECCIÓN S. El nivel lógico aplicado a la entrada S determina cuál compuerta Y se activa, para que su entrada de datos pase a través de la compuerta O a la salida Z. Visto de otra manera, la expresión booleana para la salida se obtiene de la siguiente tabla funcional:Figura 10| SelecciónS | Salida Z |
| 0 1 | B A |
Z = A S + B S'Con S=0, esta expresión se hace:
Z = A . 0 + B . 1 = Blo cual indica que Z será idéntico a la señal de entrada B, la cual puede ser un nivel lógico fijo o una señal lógica variable con el tiempo.
Con S=1, la expresión se hace:
Z = A . 1 + B . 0 = AMostrando que la salida Z será idéntica a la señal de entrada A.
No hay comentarios:
Publicar un comentario